Veröffentlichung zum Thema Leiterplattentechnologie in Fachzeitschrift ElektronikPraxis (EP)

Der Fachartikel beschreibt die Problematik, dass durch die zunehmende Miniaturisierung der elektronischen Bauteile die technologischen Grenzen bei der Leiterplattenherstellung erreicht und überschritten werden können. Dies betrifft zum Beispiel die sogenannten „Buried Vias“. Dies sind innenliegende Durchkontaktierungen, die von außen nicht zu sehen sind und verschiedene Kupferlagen elektrisch miteinander verbinden.

In der Fachzeitschrift ElektronikPraxis (EP) ist ein Fachartikel zum Thema Leiterplattentechnologie erschienen. Dieser Artikel ist im Rahmen der Zusammenarbeit des Fraunhofer Instituts ISIT mit dem Institut Analogtechnik und Sensorik (AGT) der Hochschule Mannheim, Fakultät für Informationstechnik, von Prof. Dr.-Ing. F. Müller-Gliesmann erstellt und veröffentlicht worden. Diese Untersuchungen wurden von der Leiterplatten Akademie sowie dem Unternehmen ILFA unterstützt.

Der Fachartikel stellt die Ergebnisse in Kurzform dar, die durch verschiedene Untersuchungsmethoden und bei verschiedenen Untersuchungen und Abschlussarbeiten am Institut AGT entstanden sind. Es geht dabei um die Herstellung und Qualifizierung von Mehrlagenleiterplatten. Der Fachartikel besteht aus 3 Teilen. 

Er beschreibt die Problematik, dass durch die zunehmende Miniaturisierung der elektronischen Bauteile die technologischen Grenzen bei der Leiterplattenherstellung erreicht und überschritten werden können. Dies betrifft zum Beispiel die sogenannten „Buried Vias“. Dies sind innenliegende Durchkontaktierungen, die von außen nicht zu sehen sind und verschiedene Kupferlagen elektrisch miteinander verbinden.

Die „Buried Vias“ bestehen aus Kupferhülsen und müssen mit Epoxidharz vollständig und blasenfrei verfüllt sein, damit die Leiterplatte fehlerfrei funktioniert und sie nicht vorzeitig ausfällt. Für die Zukunft wird es somit immer wichtiger sein, dass wissenschaftliche Untersuchungen zur Qualifizierung von Mehrlagenleiterplatten gezielt und systematisch durchgeführt werden und daraus technologische Vorgaben für das Leiterplattenlayout abgeleitet werden.

In dem Fachartikel werden verschiedene Untersuchungs- und Analysemethoden vorgestellt und deren Einsatz- und Anwendungsgebiete aufgezeigt. Es geht dabei im Teil 1 um visuelle und optische Methoden, im Teil 2 um elektrische und thermische Methoden und im Teil 3 um die CT-Röntgenanalyse und einem Ultraschallprüfverfahren, das am Institut AGT entwickelt und patentiert wurde.

Die Artikel sind unter folgenden Links zu finden:
Teil1 - CB-Fertigung: Vias und Buried Vias in Mehrlagenleiterplatten
Teil 2 - Qualifizierung von Vias und Buried Vias
Teil 3 -  Vias und Buried Vias in Mehrlagenleiterplatten

 


« zurück